BiCS(Bit-Cost Scalable)による
3D NANDフラッシュメモリのセル技術の変遷
|
|
キオクシアとWestern Digitalは、オンラインで開催された
2021国際固体素子回路会議
(ISSCC 2021:International Solid-State Circuits Conference 2021)にて、
第6世代となる162層3D NANDフラッシュメモリ技術 BiCS 6 を開発したことを発表した。
|
|
|
BiCSの第1世代から第6世代までの積層数と多値化方式
|
|
|
| 名称 |
積層数 |
多値化方式 |
発表年月
(ISSCC) |
| BiCS1 |
24層 |
MLC(2bit/セル) |
|
| BiCS2 |
48層 |
MLC
TLC(3bit/セル) |
|
| BiCS3 |
64層 |
TLC |
2017年2月 |
| BiCS4 |
96層 |
TLC |
2018年2月 |
| |
|
QLC(4bit/セル) |
2019年2月 |
| BiCS5 |
128層 |
TLC |
2019年2月 |
| BiCS6 |
162層 |
TLC |
2021年2月 |
|
※(ISSCC):International
Solid-State Circuits Conference
※積層数と多値化方式はISSCCにての発表時のデータです。
|
|
|
|
|
|
東芝メモリ(現キオクシア)は2007年に国際学会VLSIシンポジウムで
3D NANDフラッシュメモリのセル技術をはじめて発表し、
BiCS(Bit-Cost
Scalable、ビックスと呼称)というブランド名を使用している。
|
|
|
|
TLC方式からQLC方式への移行にはパフォーマンス低下のハードルがあるため、5世代、6世代の積層数ではTLCに戻っている。プログラム方式の改善やTLCあるいはSLCのブロックを用意したりで移行が推進されていくものと推測する。 |
|
|
